触发子系统特性浅析

Triggered模块就是触发模块，也许有的人对他并不熟悉，其实，Triggered有许多有意思的地方需要我们去了解，而且，了解之后，我们可以利用它做很多有用的事情

上图就是Triggered模块的内部示意图，通过修改正上方的Trigger，可以指定是上升沿触发，还是下降沿触发，还是either，都触发。
我们以上升沿触发为例，说明它的一个特殊的功效。
* Triggered模块在触发之后，保持了它触发那一瞬间的值。
也就是说，在Triggered模块被触发之后，只要还没有被再次触发，它将一直输出触发那一瞬间的值，比如
我们让触发器为上升沿触发，接入step信号，step time 设定为 1s，那么将在仿真1s时触发Triggered Subsystem，Triggered Subsystem的输入是时间，内部为空，如上图所示，那么输出是什么呢？模块如下图所示

答案是，输出将在1s以后一直保持1，因为step上升的时间是1s，因此Triggered Subsystem保存了这个值，直到被下次触发。结果如下图所示：

也就是说，在仿真的时候，我们可以利用这一特性，保存一些我们需要的值。

关键是我们要认识到触发子系统不被触发的时候保存了输出，而不是将输出恢复到触发前的水平。